• 首页
  • Web
  • Bot
  • 数学
  • 工具
  • 碎碎念
  • My Friends
  • 关于
HuajiMC の Blog
  • 首页
  • Web
  • Bot
  • 数学
  • 工具
  • 碎碎念
  • My Friends
  • 关于
搜索
随机换张背景
Shuoshuo
登录
登录

HuajiMC

疯狂造句中......

行到水穷处,坐看云起时...

  • bilibili
  • github
  • twitter
  • E-mail
  • vscode

    post_img
    发布于 1 天前
    139 热度 1 评论 工具1213 字6 分钟

    在 VSCode 中编写 Verilog、ModelSim 中编译仿真

    摘要

    在 VSCode 中通过 Verilog-HDL/SystemVerilog 插件优雅地编写 Verilog 程序,并通过 ModelSim 进行编译、仿真、查看波形。

    loading_svg

    Copyright © by FUUKEI All Rights Reserved · Crafted with ♥ by HuajiMC

    湘ICP备2026008802号-1 | 湘公网安备43132202001122号

    本网站由 upyun-logo 提供 CDN 加速 / 云存储 服务

    Theme Sakurairo by Fuukei

    想要找点什么呢?